وظيفة اسيك

• 2 - 7 سنوات
• مصر - مصر

تطوير وترقية بنوك الاختبار للتحقق من ASIC، بالتعاون مع الفرق، ويتطلب إتقان نظام Verilog، UVM، ومهارات تصحيح الأخطاء.

• 1 - 3 سنوات
• Morocco - Morocco

You will be working on-site at our client's facility, a transport industry company in Charente-Maritime. As a Test and Validation Engineer, you will be involved in the validatio...

• 12 - 17 سنوات
• مصر - مصر

تصميم هياكل معالجة الإشارات الرقمية المتقدمة، إجراء النمذجة والمحاكاة، والتحقق من المحولات الضوئية المعتمدة على ASIC مع معرفة قوية بنظرية الاتصالات.

• 2 - 7 سنوات
• مصر - مصر

تطوير حلول برمجية مبتكرة للتصميم الفيزيائي والتعبئة، باستخدام بايثون وأدوات EDA، مع التعاون مع فرق متعددة التخصصات.

• 0 - 2 سنوات
• مصر - مصر

تحليل أداء روابط السلاسل، التعاون في المعايرة وتصميم الأنظمة، يتطلب إتقان MATLAB وC/C++ ومعرفة بأنظمة الاتصالات.

• 7 - 12 سنوات
• القاهرة - مصر

مسؤول عن تصميم RTL بلغة Verilog، قيادة الفرق في تطوير وحدات التحكم الرقمية، وتقديم القيادة الفنية مع ضمان نجاح المشروع.

• 4 - 9 سنوات
• مصر - مصر

تطوير وتحسين حلول البرمجيات للتصميم الفيزيائي والتعبئة، باستخدام لغات البرمجة النصية والتعاون مع الفرق متعددة التخصصات لتقنيات متقدمة.

• 4 - 9 سنوات
• مصر - مصر

تطوير بيئات محاكاة ASIC المتقدمة باستخدام C/C++ و TCL، وضمان أداء النظام والتعاون مع الفرق متعددة التخصصات للتحقق.

• 5 - 7 سنوات
• Doha - Qatar

قيادة مبادرات البحث التي تطبق الذكاء الاصطناعي على هندسة الكمبيوتر، وتطوير منهجيات التحسين، والتعاون مع فرق متعددة التخصصات لتصميم منصات حسابية مبتكرة.

• 1 - 7 سنوات
• قطر - قطر

يتضمن الدور تسريع تصميم النظام على الرقاقة باستخدام منهجيات الذكاء الاصطناعي، والتعاون مع الخبراء، وتحسين تدفقات التصميم مع خلفية قوية في الميكروإلكترونيات.

• 10 - 15 سنوات
• القاهرة - مصر

قيادة استراتيجية التحقق الشاملة للتصاميم المعقدة، باستخدام منهجية UVM، نظام Verilog، وبرمجة الأتمتة، مع مهارات قوية في المحاكاة وتصحيح الأخطاء.