وظيفة FPGA Design Engineer
مهندس اختبار أول
Dicetek LLC- 5 - 8 سنوات
- أبوظبي - الإمارات العربية المتحدة
إجراء اختبارات الوظائف والتكامل والاختبارات التكرارية واختبارات قبول المستخدم مع إدارة العيوب ودعم جاهزية الإنتاج في تطبيقات البنوك.
التقديم السهل26 اكتوبرمهندس اختبار أول
Dicetek LLC- 5 - 8 سنوات
- أبوظبي - الإمارات العربية المتحدة
إجراء الاختبارات الوظيفية والتكاملية والرجعية واختبارات قبول المستخدم مع إدارة العيوب وضمان جاهزية الإصدار في تطبيقات البنوك.
التقديم السهل23 اكتوبريوم مفتوح 3 أكتوبر | مهندس جودة
Azizi Developments- 7 - 14 سنوات
- دبي - الإمارات العربية المتحدة
إجراء فحوصات الجودة والتفتيشات على المواد والمنتجات، يتطلب خبرة في اختبار البرمجيات وتجربة هندسية ذات صلة.
التقديم السهلقبل أكثر من 30 يومًام اختبار جودة البرمجيات (SQA)
Dicetek LLC- 4 - 7 سنوات
- الشارقة - الإمارات العربية المتحدة
إعداد استراتيجيات الاختبار، إجراء اختبارات وظيفية واختبار واجهة برمجة التطبيقات، والتحقق من دورات حياة الفواتير، ويتطلب مهارات قوية في SQL وأتمتة الاختبار.
التقديم السهلقبل أكثر من 30 يومًامهندس تصميم RTL أول
Client of Envision Employment Solutions
- 7 - 12 سنوات
- القاهرة - مصر
مسؤول عن تصميم RTL من الهندسة المعمارية إلى الطباعة، يتطلب مهارات قوية في Verilog، وخبرة في الهندسة المعمارية الدقيقة، ومعرفة بأدوات التركيب.
قبل أكثر من 30 يومًامدرّب أول
Siemens AG- 0 - 5 سنوات
- القاهرة - مصر
تطوير وتنفيذ خطط التحقق، وتصميم بيئات التعايش، وتوجيه المهندسين مع خبرة في SystemVerilog وUVM.
20 اكتوبرمهندس معالجة الإشارات الرقمية و FPGA الرئيسي
Research Innovations Inc
- 10 - 12 سنوات
- الإسكندرية - مصر
قيادة هندسة البرنامج الثابت FPGA، نقل الخوارزميات، تصميم IP، تطوير تطبيقات الوقت الحقيقي، وتأسيس منهجيات التحقق لمعالجة الإشارات المتقدمة.
قبل أكثر من 30 يومًاكبير مهندسي التحقق
NativeChips.ai
- 6 - 11 سنوات
- القاهرة - مصر
قيادة التحقق الوظيفي في مشاريع ASIC، تصميم بنى الاختبار، ضمان الجودة، ويتطلب خبرة في UVM وSystemVerilog وأدوات التحقق.
قبل أكثر من 30 يومًااحصل على توصيات وظائف مخصصة
التسجيل يمنحك فائدة التقدم إلى مجموعة متنوعة من الوظائف بناء على تفضيلاتك بنقرة واحدة فقط
الدخول/التسجيل