وظيفة Rtl Design

• 12 - 17 سنوات
• القاهرة - مصر

قيادة استراتيجية التحقق الشاملة، تطوير بيئات قائمة على UVM، دفع منهجيات التحقق، وإدارة أداء الفريق في مشاريع التحقق الرقمي.

• 7 - 9 سنوات
• القاهرة - مصر

مسؤول عن تصميم RTL بلغة Verilog، قيادة الفرق في تطوير وحدات التحكم الرقمية، وتقديم القيادة الفنية مع ضمان أفضل الممارسات للمشاريع.

• 0 - 3 سنوات
• القاهرة - مصر

تطوير خطط الاختبار وبيئات الاختبار المعتمدة على UVM، تحليل التغطية، ودعم نمذجة FPGA؛ يتطلب معرفة بـ SystemVerilog ومنهجية UVM.

• 0 - 3 سنوات
• مصر - مصر

تطوير مواصفات تصميم على مستوى النظام، تنفيذ ترميز RTL باستخدام Verilog، والتوليف والتحقق، مع معرفة بتدفقات تصميم ASIC/FPGA وتحليل التوقيت الثابت.

• 4 - 9 سنوات
• تونس - تونس

مسؤول عن تطوير وتصحيح البرمجيات لنمذجة FPGA، يتطلب مهارات في C++، HDL، والتعاون في بيئات متعددة الفرق.

• 5 - 10 سنوات
• الدوحة - قطر

تطوير وتحسين تدفقات تصميم ASIC، قيادة التصميم الرقمي والتحقق، ودمج أدوات EDA المتقدمة في بيئة تعاونية.

• 7 - 12 سنوات
• الدوحة - قطر

قيادة نمذجة FPGA والتحقق من النظام، تطوير بيئات البرمجيات والأجهزة، وإنشاء بنية تحتية للمختبر مع خبرة قوية في تصميم RTL والأتمتة.