وظيفة System Verilog

• 2 - 7 سنوات
• مصر - مصر

تطوير وترقية بنوك الاختبار للتحقق من ASIC، التعاون مع الفرق، وضمان الوظائف القوية من خلال الاختبار الشامل وتصحيح الأخطاء.

• 8 - 13 سنوات
• مصر - مصر

تطوير وترقية بنوك الاختبار، إجراء التحقق من البداية إلى النهاية، التعاون مع الفرق، وامتلاك خبرة في نظام فيريلوج، UVM، وC++.

• 7 - 9 سنوات
• القاهرة - مصر

مسؤول عن تصميم RTL بلغة Verilog، قيادة الفرق في تطوير وحدات التحكم الرقمية، وتقديم القيادة الفنية مع ضمان أفضل الممارسات للمشاريع.

• 0 - 3 سنوات
• القاهرة - مصر

تطوير خطط الاختبار وبيئات الاختبار المعتمدة على UVM، تحليل التغطية، ودعم نمذجة FPGA؛ يتطلب معرفة بـ SystemVerilog ومنهجية UVM.

• 0 - 3 سنوات
• مصر - مصر

تطوير مواصفات تصميم على مستوى النظام، تنفيذ ترميز RTL باستخدام Verilog، والتوليف والتحقق، مع معرفة بتدفقات تصميم ASIC/FPGA وتحليل التوقيت الثابت.

• 0 - 1 عام
• مصر - مصر

فهم سير العمل للعملاء، إنشاء حالات الاستخدام، والتعاون مع فرق البحث والتطوير؛ يتطلب درجة بكاليوس في الهندسة الكهربائية/هندسة الكمبيوتر ومهارات تواصل قوية.

• 4 - 9 سنوات
• مصر - مصر

تطوير بيئات محاكاة ASIC المتقدمة باستخدام C/C++ و TCL، وضمان أداء النظام والتعاون مع الفرق متعددة التخصصات للتحقق.