وظيفة برنامج فيريلوغ

• 7 - 9 سنوات
• القاهرة - مصر

مسؤول عن تصميم RTL بلغة Verilog، قيادة الفرق في تطوير وحدات التحكم الرقمية، وتقديم القيادة الفنية مع ضمان أفضل الممارسات للمشاريع.

• 0 - 3 سنوات
• مصر - مصر

تطوير مواصفات تصميم على مستوى النظام، تنفيذ ترميز RTL باستخدام Verilog، والتوليف والتحقق، مع معرفة بتدفقات تصميم ASIC/FPGA وتحليل التوقيت الثابت.

• 0 - 3 سنوات
• القاهرة - مصر

تطوير خطط الاختبار وبيئات الاختبار المعتمدة على UVM، تحليل التغطية، ودعم نمذجة FPGA؛ يتطلب معرفة بـ SystemVerilog ومنهجية UVM.

• 1 - 3 سنوات
• مصر - مصر

يتضمن الدور تنفيذ معايير بروتوكول الذاكرة، وتصميم ذاكرات SoftModel، ويتطلب معرفة بتصميم الأجهزة الرقمية ولغات البرمجة النصية.

• 2 - 7 سنوات
• مصر - مصر

تطوير وترقية بنوك الاختبار للتحقق من ASIC، التعاون مع الفرق، وضمان الوظائف القوية من خلال الاختبار الشامل وتصحيح الأخطاء.

• 8 - 13 سنوات
• مصر - مصر

تطوير وترقية بنوك الاختبار، إجراء التحقق من البداية إلى النهاية، التعاون مع الفرق، وامتلاك خبرة في نظام فيريلوج، UVM، وC++.

• 4 - 9 سنوات
• تونس - تونس

مسؤول عن تطوير وتصحيح البرمجيات لنمذجة FPGA، يتطلب مهارات في C++، HDL، والتعاون في بيئات متعددة الفرق.

• 0 - 1 عام
• مصر - مصر

فهم سير العمل للعملاء، إنشاء حالات الاستخدام، والتعاون مع فرق البحث والتطوير؛ يتطلب درجة بكاليوس في الهندسة الكهربائية/هندسة الكمبيوتر ومهارات تواصل قوية.

• 4 - 9 سنوات
• مصر - مصر

تطوير بيئات محاكاة ASIC المتقدمة باستخدام C/C++ و TCL، وضمان أداء النظام والتعاون مع الفرق متعددة التخصصات للتحقق.

• 5 - 7 سنوات
• ابوظبي - الامارات

تصميم وتنفيذ برامج FPGA، تطوير الأجهزة الرقمية، التحقق من التصاميم، وإنشاء أنظمة مدمجة لتطبيقات عسكرية باستخدام VHDL أو Verilog.

• 3 - 8 سنوات
• الإمارات العربية المتحدة - الإمارات العربية المتحدة

تطوير وتحسين حلول FPGA لأنظمة التداول، يتطلب إتقان Verilog/SystemVerilog وXilinx Vivado وخبرة في التداول عالي التردد.

• 7 - 12 سنوات
• الدوحة - قطر

قيادة نمذجة FPGA والتحقق من النظام، تطوير بيئات البرمجيات والأجهزة، وإنشاء بنية تحتية للمختبر مع خبرة قوية في تصميم RTL والأتمتة.

• 5 - 7 سنوات
• Doha - Qatar

قيادة مبادرات البحث التي تطبق الذكاء الاصطناعي على هندسة الكمبيوتر، وتطوير منهجيات التحسين، والتعاون مع فرق متعددة التخصصات لتصميم منصات حسابية مبتكرة.

• 10 - 15 سنوات
• عمان-الاردن

قيادة تصميم FPGA والتحقق من الأنظمة الشبكية عالية السرعة، تتطلب خبرة في VHDL، واجهات عالية السرعة، والتكامل مع وحدات المعالجة المركزية.