رئيس فريق رقمي / قائد فريق أول

Silvaco Inc

مسؤول عن تحديد بنية الميكرو وتصميم RTL للوحدات في Verilog

• مسؤول عن توجيه المشروع والتخطيط، وتوجيه الفريق تقنيًا وإرشاده.

• قيادة فرق التطوير في تطوير وحدات التحكم الرقمية من خلال دورة حياة المشروع الكاملة، بما في ذلك التحليل والتصميم والتطوير والتحقق والاختبار والتنفيذ.

• قيادة فريق التحقق لتطوير خطط اختبار متقدمة.

• التحقق من الأجهزة للوحدة الرقمية باستخدام مجموعة FPGA المتطورة.

• توفير القيادة التقنية في مشروع أو أكثر

• حل المشكلات المعقدة التي قد تكون متعددة التخصصات أو تتطلب تحليلًا عميقًا للعوامل المتغيرة

• تحديد أفضل الممارسات الخاصة بالمشروع، وقيادة مراجعات الشيفرة.

• تحديد الفرص لتحسين الإنتاجية وتقليل الأخطاء.

• إبلاغ حالة المشروع والمخاطر والنجاحات للمساهمين الداخليين والخارجيين.

• تخطيط الفريق واستخدام موارد أعضاء الفريق.

المؤهلات والخبرات الأساسية:

• درجة البكالوريوس في: هندسة الإلكترونيات.

• عدد سنوات الخبرة في نفس المجال: +7 سنوات من الخبرة في تصميم / تحقق VLSI الرقمي

• معرفة قوية بتصميم / محاكاة Verilog RTL.

• إجادة تدفقات تصميم ASIC / FPGA بما في ذلك تركيب RTL، وتوزيع المسارات، وتوقيع التوقيت.

• معرفة قوية بتقنيات عبور نطاق الساعة (CDC) وعبور نطاق إعادة التعيين (RDC)

• فهم قوي لـ System Verilog و UVM وتقنيات التحقق من RTL / البوابات

• فهم قوي لمقاييس التغطية الوظيفية والكود والإغلاق

• معرفة قوية في لغات البرمجة النصية shell / perl / python.

المؤهلات والخبرات المرغوبة:

• معرفة بتقنيات التركيب عالية المستوى والمحاكاة / التحقق باستخدام C

• درجة الماجستير ميزة إضافية.